Examen Architecture des Ordinateurs Test 29
EXAMEN ARCHITECTURE DES ORDINATEURS TEST 29
Sujet d'examen numération, compteur asynchrone, bascule, led, circuit combinatoire, mémoire
Exercice 1 : Numération et Codage (4.5 pts)
- Convertir en base 10 les nombres :
- (432)₅
- (F0A3)₁₆
- Effectuer la conversion suivante :
- 14 = 13+1 en base 8
- Représentation de 14₈ en base 13
- Convertir (BABA)₁₆ en base 4 et en base 8 sans passer par la base 10.
- Déterminer les plus petit et grand nombres représentables selon la norme IEEE 754 simple précision.
- Coder selon la norme IEEE 754 32 bits les nombres :
- 3.14
- -6.625
Exercice 2 : Circuit Combinatoire (5.75 pts)
- Établir la table de vérité du circuit qui affiche les LED selon l'entrée binaire X = (X₂ X₁ X₀).
- Identifier les LED ayant la même équation logique.
- À l’aide d’une table de Karnaugh, simplifier l’équation de chaque LED.
- Dessiner le schéma logique du circuit.
Exercice 3 : Circuit séquentiellle 7PTS
Soit le schéma ci-dessus. Les sorties des bascules sont´ a` 0 a l’ état initial. Quand il y a un´ 1 sur l’entrée RAZ (Remise a Zéro ) d’une bascule, elle est remise a son état initial. Déterminer si les bascules sont utilisées en mode synchrone ou asynchrone. Justifier la réponse.
Convertir en décimal le mot binaire composé des trois bits Qc Qb Qa.
Identifier la fonction réalisée par ce circuit.
- Déterminer si les bascules sont utilisées en mode synchrone ou asynchrone. Justifier la réponse.
- Convertir en décimal le mot binaire composé des trois bits Qc Qb Qa.
- Identifier la fonction réalisée par ce circuit.
Exercice 4 : 5pts Memoire
À l’aide de plusieurs RAM (M1) de 512 octets possédant un bus de données de 4 bits, on souhaite réaliser une RAM (M2) de 8 Kio = 8 * 1024 octets possédant un bus de données de 16 bits.
- Donnez le nombre de mots et la largeur du bus d’adresse (nombre de bit d’adresse) pour les deux types de RAM (M1 et M2).
- Combien de mémoires M1 doit-on assembler en parallèle ? Faire le schéma et nommez la nouvelle mémoire M’.
- Combien de mémoires M1 doit-on assembler en série ? Faire le schéma et nommez la nouvelle mémoire M”.
- Combien de bits d’adresse vont servir à déterminer le CS des mémoires M1 ?
- En utilisant les mémoires M’, réalisez la table d’adressage pour la réalisation de la mémoire M2.
- Dessinez le schéma de câblage.
- Préciser les mémoires M1 actives pour les adresses suivantes : 95A₁₆, E03₁₆, 1FF₁₆, 725₁₆.
Correction Session Normale d'Architecture des Ordinateurs (INF121)
Par Groupe Genius Répétition
Par Mr Joel YK
Exercice 1 : Numération et codage (4.5 pts)
1. Conversion en base 10
- $(432)_5 = 4 \times 5^2 + 3 \times 5^1 + 2 \times 5^0$
$= 4 \times 25 + 3 \times 5 + 2 \times 1 = 100 + 15 + 2 = 117_{10}$
- $(F0A3)_{16} = 15 \times 16^3 + 0 \times 16^2 + 10 \times 16^1 + 3 \times 16^0$
$= 61440 + 0 + 160 + 3 = 61603_{10}$
2. Calcul de $(14)^8$ en base 13
$14^8 = (13 + 1)^8 = \sum_{k=0}^{8} \binom{8}{k} \times 13^k$
$= 1 \times 13^8 + 8 \times 13^7 + 28 \times 13^6 + 56 \times 13^5$
$+ 70 \times 13^4 + 56 \times 13^3 + 28 \times 13^2 + 8 \times 13^1 + 1 \times 13^0$
Résultat : $(1A6996281)_{13}$
3. Conversion de $(BABA)_{16}$ en base 4 et base 8
Étapes de conversion : $(BABA)_{16} = (1011.1010.1011.1010)_2$
- Base 4 (groupes de 2 bits) : $(23222322)_4$
- Base 8 (groupes de 3 bits) : $(135272)_8$
4. Format IEEE 754 Simple Précision
Selon le format IEEE 754 simple précision $(m_E, m_F) = (8, 23)$ :
- La représentation d'un nombre $X$ est donnée par :
$X = (-1)^s \cdot 2^{E_x-E_0} \cdot 1,F$
où :
- $s$ est le signe de $X$
- $E_x-E_0$ est l'exposant entier signé, codé en binaire décalé
- $E_0 = 2^{m_E-1}-1 = 127$
- $F$ est la partie fractionnaire de la mantisse
- Limites de l'exposant :
$1 \leq E_X \leq 2^{m_E} - 2 = 2 \cdot E_0$
$1 - E_0 \leq E_X - E_0 \leq E_0$
- Limites de la mantisse :
$1 \leq 1,F \leq 2 - 2^{-m_F}$
- Ce qui donne l'intervalle de valeurs :
$2^{1-E_0} \leq |X| \leq (2 - 2^{-m_F}) \cdot 2^{E_0}$
- Pour $E_0 = 127$, l'intervalle est :
$I = [2^{1-E_0}, 2^{1+E_0}[ = [2^{-126}, 2^{128}[$
Exercice 1 : Numération et codage (4.5 pts)
5. Codage IEEE 754 32 bits
- 3,14 :
- -6,625 :
Exercice 2 : Circuit Combinatoire (5.75 pts)
1. Table de vérité
| $X_2$ | $X_1$ | $X_0$ | a | b | c | d | e | f | g |
|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | x | x | x | x | x | x | x |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | x | x | x | x | x | x | x |
2. Identification des LED avec équations identiques
- Première paire : LED 'a' et LED 'g' ont la même équation logique
- Deuxième paire : LED 'c' et LED 'e' ont la même équation logique
- Troisième paire : LED 'b' et LED 'f' ont la même équation logique
3. Équations logiques simplifiées
Après application de la méthode de Karnaugh :
- $a = g = X_2$
- $c = e = X_2 + X_1$
- $b = f = X_2 . X_1$
- $d = {X_0}$
4. Schéma logique
Schéma à compléter selon les équations.
Exercice 3 : Bascules (5.5 pts)
1. Analyse du mode de fonctionnement
Le circuit fonctionne en mode asynchrone pour les raisons suivantes :
- Les signaux d'horloge ne sont pas communs à toutes les bascules
- Chaque bascule utilise la sortie de la précédente comme signal d'horloge
- Les changements d'état se propagent en cascade
2. Séquence des états et conversion décimale
| $Q_c$ | $Q_b$ | $Q_a$ | Valeur décimale | Explication |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | État initial |
| 1 | 1 | 1 | 7 | |
| 1 | 1 | 0 | 6 |
3. Fonction du circuit
Le circuit réalise un décompteur modulo 8 avec les caractéristiques suivantes :
- Séquence cyclique : 0 → 7 → 6 → 0
- Comptage descendant (décomptage)
- Retour à zéro après la valeur 6
CORRECTION : exo 4
Ex0 4 : Construction d’une RAM (M2) de 8 Kio à partir de RAM (M1) de 512 octets
On dispose de plusieurs mémoires M1 de 512 octets avec un bus de données de 4 bits, et on souhaite obtenir une mémoire M2 de 8 Kio avec un bus de données de 16 bits.
1. Nombre de mots et largeur du bus d’adresse des deux types de RAM
Mémoire M1 (512 octets, bus de 4 bits)
1 octet = 8 bits → Nombre de mots :
\[ \frac{512 \times 8}{4} = 1024 \text{ mots de 4 bits} = 1K \text{ mots de 4 bits} = 2^{10} \text{ mots} \]
La mémoire M1 possède 10 fils d’adresse. (0,5 pt)
Mémoire M2 (8 Kio, bus de 16 bits)
\( 8Kio = 8 \times 1024 = 8192 \) octets
1 octet = 8 bits, donc nombre de mots :
\[ \frac{8192 \times 8}{16} = 4096 \text{ mots de 16 bits} = 4K \text{ mots} = 2^{12} \text{ mots} \]
La mémoire M2 possède 12 fils d’adresse. (0,5 pt)
2. Nombre de mémoires à assembler en parallèle
On passe d’un bus de données de 4 bits à un bus de 16 bits.
Il faut assembler 4 mémoires en parallèle pour obtenir un bus de 16 bits :
\[ \frac{16}{4} = 4 \quad \text{ou} \quad 16 = 4 \times 4 \]
(0,5 pt)
3. Nombre de mémoires à assembler en série
On passe d’une profondeur de 1K mots à une profondeur de 4K mots.
Il faut donc assembler 4 mémoires en série :
\[ 4K = 1K \times 4 \]
(0,5 pt)
4. Nombre de bits d’adresse pour déterminer le CS (chip select) des mémoires M1
On effectue un montage en série de 4 blocs de 1K mots, donc on doit avoir un nombre de bits suffisant pour identifier chacun des blocs.
Il faut donc 2 bits supplémentaires d’adresse :
\[ 2^2 = 4 \]
(0,5 pt)
Ces 2 bits supplémentaires de la mémoire M2 (par rapport à M1) vont servir à déterminer le CS des RAM M1. (0,5 pt)
6. Précisez les mémoires M1 active pour chacune des adresses suivantes: 95A16, E0316, 1FF16, 72516.
Ajouter un commentaire
